AMD锐龙5900X首测：捅破英特尔游戏性能天花板

ZEN3架构的重大改进之处有哪些？

由于时间有限，有关ZEN3架构以及Ryzen 5000系列一些晦涩难懂的技术话题留待以后探讨，这里先说几点最核心的变化，它们大体上都是最先前最欠缺的。

首先，在每个核心内部，ZEN3架构重新设计和部署了流水线，将L1缓冲区加倍，提高指令预测的速度，尤其是调整了整数计算和浮点计算的结构布局，得到更灵活、更流畅的指令调度，选择指派浮点和整数计算的延迟更低，使得需要处理大量数据的长指令的执行效率得到显著提升，而这方面也是之前AMD相比Intel最大的劣势。

因为再多核心线程，再多的并行计算也无法将单一指令的完成时间提前，而这正是需要即时运算的游戏所仰仗的性能，或称之为"延迟"更恰当，它代表从指令发出到CPU完成任务的时间，同时这也印证了为何核心线程的数量发展突飞猛进，但单核频率对游戏性能的影响始终很大。

ZEN3在SOC结构上做了重大调整。原来的ZEN2每个内核含有两个CCX，每个CCX包含4个核心和并每核连到共享16MB的L3缓存。这样当一个CCX中的核心需要访问另一个CCX的L3缓存时，它就得通过CCX之间的联络，尽管每个内部的效率极佳，但是跨CCX访问时延迟又会变的较高。

ZEN3相当于是将原来的两个CCX合二为一，每个CCD只有一个CCX，包含8个核心和共享的32MB缓存，核心与缓存之间采用类似Ringbus的方式链接。Ringbus即环形总线是一种简单有效的经电设计，可利用最少的晶体管和核心面积使更多的核心访问一整个共享L3缓存，但是有利有弊，过大的环形总线又会加大核心之间互访的延迟。明智的做法就是将环上的核心数量控制在一定限度内。ZEN3的将每个CCD的Ringbus控制在8个核心的规模，相当于一颗i7 10700K。

ZEN3的IOD依然使用12nm工艺，它与CCD之间通讯的Infinity Fabric读写速率相比ZEN2没有变化，依然是每个时钟周期16/32的配置。但是随着工艺制程的进步，这一代IOD中内存控制器即Uncore得以提升，因而可以与内存和FCLK同步运行在更高的物理频率，可更充分发挥高频率DDR4内存的性能。此前在第一代ZEN架构时AMD曾饱受此困扰，内存频率一度难以稳定在DDR4-3000以上。

百尺竿头更进一步，CPU要在频率以外的领域提高一点效能都是十分艰难的。将以上点滴进步汇聚到一起，AMD官方宣称Ryzen 5000处理器的IPC（时钟周期指令速率）提高了19%。

实际情况是否真如AMD所述，下面的测试将揭晓答案。