技术宅惊世之作 《我的世界(Minecraft)》如何打造计算机

　　与门比与非门复杂一点，只要在与非门基础上加个非门的红石火把就可以了。如下图，下左为标准的与门，两个红色的输入端，紫色为输出端，可以看出是3个非门和一个或门组成的逻辑电路。可能读者仍然不便理解，我就将其转化为框图，如下中图。简单的计算可得只有当两个输入端同时输入1时，输出端为1，和与逻辑相同。下右两个同样为与门，只不过线路排布稍微变化即可变为空间构造不同的与门，可以用于各种不同的布线情况。

　　活塞断路其实也是与逻辑。广义上的“与”可以看做同时满足各自条件的若干个输入端才能使输出端输出特定信号。比如下左上面的紫色输入端输入0，下面的紫色输入端输入1才能使绿色输出端输出1，而下右活塞原本挡住橙色线路，当活塞被激活将蓝色方块推出时，会使凹下的橙色方块线路与两边联通，这时右边的紫色输入1，左边的绿色才会输出1。即这是输入端必须全为1的标准与门。

　　之后的复杂信号结构的介绍我都尽量简略，如果真要从头到尾讲清楚，要写一本书。其中涉及到的专业知识太多了，很难让所有读者都能理解，见谅。关于数字电路和微机原理的各种基础知识介绍我都从略。

　　异或门是数字电路里非常重要的一类复杂逻辑门，是构造全加器以及一切具有ALU运算器结构单元的基础。比较简单的异或门设计如下图左右两种，除了红石导线外，左边一种用到了活塞，火把和继电器，右边一种只用了火把。这两种都是国外玩家设计的，是目前设计出来的体积最小的异或门。我一开始自己设计出的异或门比这两种体积大一点。而基础逻辑门的体积对计算机建设至关重要，基础逻辑门稍微大一点整体结构就将超过地图加载范围。我的工程在设计上如果没有这些高手玩家在基础结构上的设计，是不可能实现的，因为用minecraft实现实时运算超大规模信号系统最重要的难题就是体积问题。

　　这两种异或门右边一种较好，因为游戏中的火把可以在1秒钟内承受8次信号变化才会熄灭，而活塞似乎承受不了这么多次的变化，容易在快速的信号变化中出现差错。所以我的计算机中基本都是采用右边一种异或门。两个橙色方块是输入端，紫色方块是输出端。

　　其他所有逻辑门都可以通过或，非门的组合得到，就不再详述。

简单功能结构

　　利用逻辑门的组合就可以设计适用于各种功能的信号结构。

　　全加器：全加器可以看做是计算机最核心的部件，之前的一个异或门相当于一个半加器，两个半加器可以组合成一个全加器。由第一种异或门组成的全加器 如下左，下右是4个相同的全加器级联。

　　但是这种基于活塞的全加器不稳定，所以较为好的设计是如下图的基于第二种异或门设计的全加器。两个红色为输入端，蓝色为进位端，紫色为本位输出端。下右为两个不同颜色的全加器级联。

　　其他的组合电路，时序电路和触发器就举几个例子。

　　前一部分已经介绍过RS触发器，实际上并不常用。常用的是一些边沿触发的时序电路。下左图为活塞开路的两种最基本的应用，两个同样的蓝色开路线路，作为输入端的红石火把左边在下，右边在上。左边的蓝色线路因为开路的节点（凹下去的地方）比开路输入端的节点更靠近火把，而4档继电器的延迟为0.4秒，活塞的延迟为0.1秒，所以第0.5秒后活塞会伸出使线路开路，这时输入端信号就传不到活塞了。而继电器里可以存下0.4秒的信号，所以再过0.5秒活塞会收回，线路又会通。然后就会这样循环的“开路-通路-开路-通路”下去，每1秒是一个循环。实际的效果就是每1秒钟内可以输出一个0.5秒的信号。右边那条线路输入端通往活塞的节点在开路节点的前面，所以不受开路影响，只要输入端有持久信号就会在0.1秒后永久开路，使得下方输出0.1秒的瞬间信号。必须等待输入端变为低电平活塞才会收回，这等价于一个上沿信号。

　　下右图是一个T触发器，左边紫色为输入端，接一个上沿信号发生器输出0.2秒短信号，右上绿色方块是输出端，T触发器储存一个信号，高电平短信号使触发器工作，效果是使原有信号翻转并储存输出。

　　下左为短信号转1秒信号器，实际上可以做出任意长度信号之间的转换，比如0.1秒转4秒，5秒转0.2秒等等。下右为3秒短信号轮换器，即第0秒输出短信号到A端，第3秒输出短信号到B端，第6秒输出到A端……

　　下图为移位触发器，也是很常用的一种结构，可以做成单向或双向。

　　下左为时钟频率储存器，即长度mt的信号在长度nt为一个周期的环路中（n>m）作循环传递。时钟频率储存器和信号发生器组合可以变成计算机的时钟信号发生器。下右为短信号阻断器（名字值得吐槽，我也不知道该取什么名字= =），可以滤去0.6秒以下的短信号。

　　下左蓝色部分为4路选择触发器，发射信号选择其中一路并储存该状态，之后发射信号选择其他某一路会清除之前的选择并存进新的选择。下右黑色部分为总线信号清空单元，可以周期性的阻断总线信号通路。

　　储存器：见继电器锁存功能的介绍。锁存单元8的并列，然后用同一根线控制锁存，再用一根线控制存储信号的开闭，就组成了一个1byte的储存器。大量储存器组成3D阵列。相邻奇偶编号储存器加上byte/word切换控制模块。最后再用统一的译码模块编码，就成了完整地储存器。

更多相关资讯请关注：我的世界专区